#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63293941 A

(43) Date of publication of application: 30 . 11 . 88

(51) Int. CI

H01L 21/82 H01L 27/04

(21) Application number: 62128251

(22) Date of filing: 27 . 05 . 87

(71) Applicant:

HITACHI LTD

(72) Inventor:

**SATO YASUO** 

KOBAYASHI TORU KAKIGI NOBUHIKO NAKAGAMI SHUICHI


# (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE


## (57) Abstract:


PURPOSE: To avoid clock skew, and increase the speed, by providing a specific clock signal line with a capacitance element.

CONSTITUTION: For a logic integrated circuit, a capacitance element Ca is arranged in a basic cell, and clock skew is reduced by the capacitance element Ca. For a gate array, the capacitance element Ca. For a gate array, the capacitance element Ca is arranged in, e.g., all basic cells 3A. This capacitance element Ca is connected with clock signal lines of the respective clock drivers driving a load capacitance smaller than the maximum load capacitance, among a plurality of clock drivers connected with the same terminal. The capacitance element Ca is constituted of, e.g., an N<sup>+</sup> semiconductor region formed by the same working process as the emitter region 12 of a transistor 5, a thin silicon oxide film 14, and a first layer aluminum film 16 formed thereon. Thereby, the difference between load capacitances of clock drivers is made nearly zero, so that the clock skew can be avoided, and the high speed operation is enabled.

COPYRIGHT: (C)1988,JPO&Japio







⑲ 日本国特許庁(JP)

⑪特許出願公開

## ⑩ 公 開 特 許 公 報 (A)

昭63-293941

@Int\_Cl\_1

73発

溢別記号

庁内整理番号

④公開 昭和63年(1988)11月30日

H 01 L 21/82 27/04

8526-5F C-7514-5F

審査請求 未請求 発明の数 1 (全9頁)

②発明の名称 半導体集積回路装置

**創特 願 昭62-128251** 

⊕出 頤 昭62(1987)5月27日

東京都青梅市今井2326番地 株式会社日立製作所デバイス 佐 康 夫 藤 ②発 明 者 開発センタ内 東京都青梅市今井2326番地 株式会社日立製作所デバイス 徹 4400 明 者 小 林 開発センタ内 東京都青梅市今井2326番地 株式会社日立製作所デバイス 彦 ②発 明 者 垣 ∵木 信

7発 明 者 追 木 品 多 東京師有福田 7月 2020年2 MAN 2020年2

明 者 中 上 修 一 東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内

の出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

70代 理 人 弁理士 小川 勝男 外1名

#### 明細夢

- 発明の名称
  半導体集積回路装置
- 2、特許請求の範囲
  - 1、複数の半導体素子を有する基本セルを繰り換えし配理して基本セル列を構成し、前記基本セル内又は躁接した複数のセル内の半導体素子間を接続して第1の回路を構成し、前に大きな第2の回路を構成する半導体集積回路、設置、の回路を構成するとを特徴とする半導体集積回路装置。
  - 2. 前記半導体集積回路装置は、ゲートアレイ又はスタンダードセル方式等のセミカスタム集積回路であることを特徴とする特許請求の範囲第1項記載の半導体集積回路装置。
  - 3. 前記容量 湯子が設けられる所定の信号線は、 クロックドライバから延びるクロック信号線で あることを特徴とする特許請求の範囲第1項記

盤の半導体集積回装置。

- 4. 前記容量素子は、ゲートアレイにおいては来使用の基本セル内の半導体素子を用いて構成し、スタンダードセル方式においては通択された基本セル領域のほぼ全域に容量素子を構成したものであることを特徴とする特許請求の範囲第1項記載の半導体集積回路装置。
- 5. 前記容量素子は、回路間を接続しない配線を 接板上に設け、これを前記クロック信号線に接 絞し、その配線の浮遊容量で構成していること を特徴とする特許請求の範囲第1項記載の半導 体集積回路数配。
- 6. 前記容量素子としての配線は、それ専用の配線チャネルに設けられることを特徴とする特許 請求の範囲第1項又は第5項記載の半導体集積 回路装置。
- 7. 前記容量素子としての配線は、信号配線が延在される配線チャネルに設けられることを特徴とする特許請求の範囲第1項又は第5項記載の半導体集積回路装置。

8. 前記容量兼子は、セル領域内に他の半導体素子とともに設けられることを特徴とする特許能 水の範囲第1項記載の半導体集積回路装置。

## 3. 発明の詳細な説明

(成業上の利用分野)

本売明は、論理を構成する半導体集構回路装置に関し、特にゲートアレイやスタンダードセル方式等のセミカスタム論理集積回路装置に適用して有効なものである。

### 〔従来技術〕

が一トアレイやスタンダードセル方式の向角環境 被回路被配では、角理領域に確々のレジスタやカ クンタが構成される。これらのレジスタやカ のクロップフロップ(ドノド)回路では、 クロック信号に同期して動作するようによる減りロイス のクロック信号は、会では、 のクロック信号は、会では、 のクロックにある。 が遅延を少くするため、チップ上にかっている がよっている。 では、 のののののでは、 ののののでは、 のののでは、 ののでは、 ののでは、

本発明の前記ならびにその他の目的と新規な特徴は、本明細密の記述及び誰付図面によって明らかになるであろう。

[問題点を解決するための手段]

本願において聞示される発明のうち、代数的な ものの概要を簡単に説明すれば、下記のとおりで ある。

すなわち、回路から延在する所定のクロック信 号線に容量素子を設けるものである。

## (作用)

上述した手段によれば、配線長の違いやファンアウト数の違いによる各クロックドライバの間の 気荷容量の差がなくなるので、クロックスキュー をなくすことができ、高速化を計ることができる。 〔毎明の実施例1〕

以下、本発明の実施例しを図面を用いて説明する。

第1 図は、スタンダードセル方式のセミカスタ ム集積回路の平面図である。

第1國において、1は27単結晶シリコンからな

#### (発明が解決しようとする問題点)

本税明者は、前記配線長の短いクロック信号線を迂回させることにより、クロックスキューを低減させる方法では、配線レイアウトの変更、配線密度の超過等から大幅に迂回させることが困難であり、したがってクロックスキューの低減率が小さいことを見出した。

る基板であり、その周辺に例えば第1月目と第2月目のアルミニウム膜を積層して構成した。また、イングパッドPadが複数配置しては、例は、の内側には、例はです。これで、アーランジスタや抵抗者子で回路2とは、パッカで、単に、パッフの路2とは、パッフの路2とは、パッフの路2とは、パッフの路2とで、のは、アーランジスタンは、アーランジスタンは、アーランジスタンは、アーランジスタンは、アーランジスタンは、アーランジスタンは、アーランジスタンは、アーランジスタンは、アーシンのは、アーシンの間では、のは、アーシンの間では、配線チャネルの13の間や基本セル列3の間で基本セル列3の間で基本セル列3の間で基本セル列3の間に、配線チャネル4となっている。

ここで、第2回に1つの基本セル3A内に設けられる選子のレイアウトの一例を示し、第3回に基本セル3A内に設けられているバイポーラトランジスタの断面構造の一例を示す。

郊2回に示すように、1つの基本セル3Aは、 例えば、バイポーラトランジスタ 5 を 5 個、低抗

## 特開昭63-293941(3)

瀬子6を4個設けて構成している。 パイポーラト ランジスタ5は、卵3腐に示すように、N゚粗込み M 9 、 N コレクタ領域10、 P 型ペース領域11、 N エミッタ領域12、N引き出し領域13とで構成され ている。7はエピタキシャル州すなわち単粧品シ リコン暦を熱酸化して形成した酸化シリコン膜が らなるフィールド絶縁眼であり、その下部にはP 型チャネルストッパ領域8を形成している。フィ ールド絶縁殴りから辨出している基板上の表面は、 熱酸化による薄い酸化シリコン膜14が置っている。 ペース領域11、エミッタ領域12、引き出し領域13 のそれぞれには、触化シリコン膜14を除去してな る関ロ15を通して第1周目のアルミニヴム膜から なる電極16が接続している。電極16の上は、例え ばCVDによる酸化シリコン膜の上にリンシリケ - トガラス(PSG)膜を積燃して構成した例 1. **所目の所間格殊膜17が関っている。この別間絶縁** 脱17の上には図示していないが、第2月目のアル ミニウム膜からなる配線が延在している。この第 2.周目のアルミニウム膜からなる配線の上は、例

えば C V D による 般化シリコン膜の上に 魚布ガラス (S O G) 膜を 被 関し、 さらに その上に P S G 膜を 被 関して 構成した 第 2 暦 目の 層間 絶 練 膜 1 8 が 設けられている。 第 2 団に 示されている 低抗 兼子 6 は、 例えば バイポーラトランジスタのベース 領域 11 と同一工程で 形成される P 型 半導体 領域 からなっている。

次に、第4國に本実施例の基本セル3A間の接続例を示す。

野4 図は、本発明の実施例1 の集積回路の一部 を構成的に示した平面図である。

本実施例では、幾つかの基本セル3Aの領域を使って容量素子Caを構成している。なお、第4 図では、容量素子Caを1 個示している。D<sub>1</sub>、 D<sub>2</sub>はクロックドライバであり、F/Fはフリップフロップ回路である。これらのクロックドライ バD<sub>1</sub>、D<sub>2</sub>、フリップフロップ回路F/Fは、第 4 回ではそれぞれが1つの基本セル3Aに構成されているが、1つの基本セル3A内のトランジス 45や抵抗妻子6を使って構成してもよく、近難

クロックドライバ D. とクロックドライバ D. は「同一の端子 I N つまり例えば前段のクロックドライバ D の出力端に接続されているが、クロックドライバ D. には 5 個のフリップフロップF / F が接続され、クロックドライバ D. には 3 個のフリ

ップフロップド/ドが接続されており、ファンア ウト数が異っている。この同一の帽子INに接続 されたクロックドライバD、とDェのファンアウト 数の違いによるクロックスキューをなくすため、 クロックドライバ D a に容量 煮子 C a を接続して いる。容量粛子Caは、本実施例のようなスタン ダードセル方式の半導体集積回路装置においては、 例えば1つの基本セル3Aの領域に例えばトラン ジスタ5の製造工程の一部を使って形成される. 基本セル3Aにバイポーラトランジスタを用いた ゲートアレイでは、そのパイポーラトランジスタ のエミッタ領域12とベース領域11の間の接合容量. あるいはペース領域11とコレクタ領域10の間の接 合容量を用いて構成する。基本セル3AにMIS FETを用いたゲートアレイでは、そのMISF ETのゲート世極の容量を用いるようにする。

次に、前記容量素子Caの構造の一例を説明する。

第5回は、前記容量素子の平面図、 第6回は、第5回の L — 1 切断線における断面 図である。なお、第5図は、フィールド絶核脱7 以外の絶核膜を図示していない。

容量為予Caは、例えばエミッタ領域12と同一 工程で形成したが単導体領域12、この上の深い酸 化シリコン膜14、この上の邦し居日のアルミニウ ム膜16Aとで構成している。容益剥子Caがバイ ポーラトランジスタと同一工程で形成したもので あるため、パ半源体領域12の下にはパ半源体領域 (エピタキシャル別)10、N'埋込み灯9が設けら れている。アルミニウム版16Aは、酸化シリコン 膜14の上に粗炭く延在するパターンで設けられ、 このN半導体領域12上のアルミニウム膜16Aの端 部をフィールド絶縁膜7上で一体化し、これを図 示していない第2層目あるいは第3層目のアルミ ニウム配線を通してクロック信号配線に接続する ようにしている。酸化シリコン膜14上におけるそ れぞれのアルミニウム膜16Aは、同程度の幅にさ れ、所定間隔ごとに繰り返えして設けられる。N' 半導体領域12には、例えば第1層目のアルミニウ ム配線16、図示していない第2周目あるいは第3

本数をKとすると、容量素子Caの容量値はK・C。となる。酸化シリコン酸14上に設けるべきアルミニウム殴16Aの本数は、(Calar-C。)ノC。で得られる。この容量業子Caは、クロック信号の入力ピン(ボンディングパッドPad)のからであるのでは、クロックドライバロのうち、一般ないのでは、配線容量によるクロックト数の違いによるクロックスキューの方が大きいからである。

なお、酸化シリコン膜14上のアルミニウム膜16 A は、第 5 図に示したように、複数本の配線状の ものとせずに、板状に酸化シリコン膜14上を設う ようにしてもよい。

以上、説明したように、本実施例によれば、同一の選子に接続される複数のクロックドライバにおいて、クロックドライバが駆動する最大の負債 容量と、この負荷容量より小さくまた前記と異る 例目のアルミニウム股からなる配線を通して例えば接地 α 位 ∨ s s 例えば 0 ∨ を印加するようにしている。

ここで、同一の端子INに接続されたクロック ドライバロ(第4回では口」)が駆動する負荷容 妹の内で版大のものをCmaxとし、それ以外のク ロックドライバDのうちの1つのクロックドライ パD(第4因ではD。)の負荷容量をC。とすると、 この負債容量C。は、Cman - C。だけ最大のもの より少ない。この少ない負荷容益分を容量凝子C a で構成し、前記負荷容量 C。を駆動するクロッ クドライバDに接続するようにする。他の負債容 **単Cuを駆動するクロックドライバDについても** 同様に、最大負荷容量 Cmax と負荷容量 C。の意分 の容量値を有するように容量素子Caを構成し、 それぞれの容量幾子Caを、それぞれの負荷容量 C.を駆動するクロックドライバDに接続するよ うにする。酸化シリコン膜14上における1本のア ルミニウム膜16Aによって得られる容量をC。と し、敵化シリコン膜14上のアルミニウム膜16Aの

クロックドライバで駆動されるそれぞれの負荷容量との差分の容量値を有する容量滑子Caを構造し、このそれぞれの容量素子Caを前記最大の負荷容量より小さい負荷容量を駆動するそれぞれのクロックドライバに接続することにより、それぞれのクロックドライバロ間の負荷容量の差がほぼなくなるので、クロックスキューをなくし、高速化を計ることができる。

## (本発明の実施例Ⅱ)

第7回は、本発明の実施例Ⅱにおける1つの接 本セル3Aの平面図である。

本発明の実施例』は、スタンダードセル方式のの実施例』は、スタンダードセル方式のの課業をは、選択された基本セル3内によったといる。この容量を設け、この容量を対し、ゲート子では例えば全ての基本セル3人に容量を対している。この容子に接続された複数のクロックドライバDのうち、最大の負荷容量を駆動するそれぞれのクロックドライバ

のクロックは牙線に接続する。

容量與子Caは、第5個及び第6回に示したものを輸小して基本セル3A内に配置したものである。したがって、例えばトランジスタ5のエミッタ領域12と同一工程で形成されるN半線体領域12、海い酸化シリコン膜14、この上に設けられる第1層目のアルミニウム膜16とで構成される。

第8図は、本発明の実施例皿における集積回路

無分を第2層目のアルミニウム配線23Aと、第3 **慰目のアルミニウム配線24Aの浮遊容量で補なっ** ている。ここで、配線23A、24Aの一端の丸印 (O) は、第9回に示したように、基本セル3A 上まで配線されるものの、その内のトランジスタ 5や抵抗剥子6に接続されないことを意味してい る。また、配格23A、24Aのそれぞれは 正叔の 借号配線、世級配線等の配線レイアウトが終った 後に、各クロックドライバDの負荷容量を計算し、 この後その負荷容量の不足分を組うように、通常 の信号配線23、24と同様の設計手法でレイアウト される。したがって、配線チャネル4上あるいは 絶縁膜17上のまだ配線が施されていない領域に設 けられる。なお、配線23Aは、通常の信号配線23、 24と同様に、必ず基本セル3Aまで延在されるも のではなく、配線24Aとの接続点(●)までで止 めることも可能である。

以上、説明したように、配線23A、24Aを設け、 これの浮遊容量で容量裂子を構成し、これを同一 の脳子に接続される複数のクロックドライバのう の一部を模式的に示した平í術園であり、

第9回は、第8回の配線24 A の始部の丸印 (○) 付近の拡大回である。

本発明の実施例皿は、ファンアウト数あるいは 配線及の違いによる負荷容量の差をなくすために、 一 始 が 開 放 す な わ ち 回路 に 接続されない アルミニ ウ ム 配線 23 A 、 24 A を 設 け 、 これの 浮遊 窓 量 で 容 量 淑子 を 構成 し 、 これ を 同一 の 嫡子 に 接続 される 複数 の クロックドライ バの うち、 最大 の 負荷 容量 よ り 小 さ い 負荷 容量を 駆動する クロック ドライ バ ロ に 接続 し て 、 クロックス キューを な く した も の で ある。

ち、最大の食荷容量より小さい食荷容量を駆動するクロックドライパ D に接続することにより、各クロックドライパ D の食荷容量の差をなくすことができるので、クロックスキューをなくすことができる。

また、配線23 A、24 Aが、通常の信号配線23、 24と同様の設計手法でレイアウトされるので、配 歴を容易に行うことができる。

## (後期の事施領で)

第10回は、本発明の実施例Ⅳにおける集積回 路の一部を模式的に示した平面図である。

実施例Ⅳは、前記実施例Ⅱのクロックスキューをなくすために設けた配線23 A、24 A を確認回路 22の配線チャネル21に設けるようにしたものである。

第10図において、入力端子IN,と、IN,は、図示していないが、同一の端子すなわち例えば同じ前段のクロックドライバロに接続している。ところが、クロックドライバロ、の負荷は、2個のフリップフロップ回路F/Fと1個のクロックド

ライパD,であり、クロックドライバD,の負荷は、 4個のフリップフロップ回路ドノドと1個のクロ ックドライバD,である。これに伴って負債容量 も異るので、クロックドライバD。に第2月目の アルミニウム配線23Aと第3層目のアルミニウム 配線24Aを接続して、クロックドライバロ,との 間のクロックスキューをなくすようにしている。 配線24Aは電源配線チャネル21に設けられている。 この配線24Aは、推湖回路22の間を接続する配線 24のレイアウト設計が済んだ後に、電級配線チャ ネル21の泡いている領域にレイアウト設計を行う ようにしている。尼根24Aの長さは、適宜に定め られるものであり、その両端を配線チャネル21上 のどこで終端させるかは任意である。すなわち、 配線レイアウトの自由度が高く、設計が行い替く なっている。 配線23 A は、 配線24 A をクロックド ライバD、に接続するための配線であり、配線チ ヤネル4の空いている領域に設けられる。すなわ ち、配線23Aは、配線チャネル4に専用のトラッ クを設けているものではない。なお、配線23A、

24 A は、配線チャネル4 又は塩板1上にそれらを 配置するための専用の配線チャネル(トラック) を設けるようにしてもよい。

クロックドライバ D . と D . においても同様に、それらの間のクロックスキューをなくすために、クロックドライバ D . に第 2 府目のアルミニウム配線23 A と第 3 府目のアルミニウム配線24 A を接続している。

以上、説明したように、本実施例によれば、配線23A、24Aを設け、これの浮遊容量で容量が予を構成し、これを同一の端子に接続される複数のクロックドライバのうち、最大の負荷容量を駆動するそれぞれのクロックドライバ D に接続することにより、各クロックドライバ D の負荷容量の落をなくすことができる。

また、配線24Aの端部を終端する位置を規定せずに、配線チャネル21上の任意の点で終端させるようにしているので、配線レイアウトの自由度が高く、容量素子としての浮遊容量の設計が行い易

くなっている。

以上、本発明を実施例にもとづき具体的に説明 したが、本発明は、前記実施例に限定されるもの ではなく、その要旨を逸脱しない範囲において程 々変更可能であることは言うまでもない。

#### (発明の効果)

本願において間示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

すなわち、所定のクロック信号線に容量料子を 設けたことにより、配線長の違いやファンアウト 数の違いによる各クロックドライバの間の負荷容 量の差がなくなるので、クロックスキューをなく すことができ、高速化を計ることができる。

### 4. 図面の簡単な説明

第1回は、スタンダードセル方式のセミカスタ ム集積回路の平面図、

第2回は、1つの基本セル3A内に設けられる 親子のレイアウトの一例を示した平面図、

第3回は、基本セル3A内に設けられているバ

イポーラトランジスタの断面構造を示した断面図、 第4図は、本発明の実施例1の集積回路の一部 を模式的に示した平面図、

第5回は、前記容量潔子の平面回、

第6回は、第5回の1-(切断線における断面図、

第7回は、本務明の実施例目における1つの基本セル3Aの平面図、

第8 図は、本発明の実施例皿における集積回路 の一部を概式的に示した平面図、

第9回は、第8回の配線24Aの端部の丸印 (O) 付近の拡大図、


第10図は、本発明の決施例Ⅳにおける集積回 路の一部を模式的に示した平面回である。

図中、Pad…ポンディングパッド、D…クロックドライバ、F/F…フリップフロップ回路、1…塩板、2…パッファ回路、3…塩本セル列、3A…塩本セル、4…配線チャネル、5…パイポーラトランジスタ、6…抵抗海子、7…フィールド協稼収、8…チャネルストッパ、9…埋込み層、

## 特開昭63-293941(ア)


10…コレクタ領域、11…ベース領域、12…エミッタ領域、13…引き出し領域、14…酸化シリコン膜、15…開口、16、23、24…アルミニウム配線、17、18…層間絶練膜、21…電源配線チャネル、22…電源回路、23A、24A…クロック信号線。

代理人 非理士 小川勝男




3A… 基本セル 4… 配線チャネル 21…電源配線チャネル 22…電源回路 23,24… アルミニウム配線 23A,24A…クロック信号配線 F/F…フリップ・フロップ 回路 O… クロックドライバ







第3図




## 第5図



## 第6図




第 4 図




第8図

7 Ca(H\*) 3A 6(P) 6(P) 8(P)

第 7 図



第9図



第10図

